TI 66AK2H14 Multicore DSP+ARM KeyStone II System-on-Chip (SoC)技術資料翻譯(五)

ARM 420瀏覽

第四章 ARM CorePac

66AK2H14 增加了?ARM CorePac 來支持片上2級/3級處理能力 (layer 2 and layer 3 processing on-chip)。流量控制、本地運行與維護(local O&M)、NBAP/FP 終端、以及SCTP 處理等操作都能夠在?Cortex-A15 核心上完成。

66AK2H14 的?ARM CorePac 整合了多個??Cortex-A15 處理器簇,總線協議轉換、仿真、中斷處理、調試與改進的額外邏輯。

Cortex?-A15 處理器是ARMv7A兼容的,整合了L1緩存的多議題無序(multi-issue
out-of-order)?超標量執行 (superscalar execution) 引擎
。還支持?advanced SIMDv2 (NEON? technology) 和 VFPv4?(vector floating point) 架構的擴展、安全、虛擬化(virtualization),大型物理地址擴展 (LPAE) ,和多重處理擴展。ARM
CorePac 包含?4MB 的 L2 緩存,支持AMBA4 AXI 和 AXI一致性擴展(ACE)協議。
ARM CorePac 還有一個中斷控制器來處理系統的主機中斷請求。

ARM CorePac 有三個功能的時鐘域,其中有一個高頻時鐘域供Cortex?-A15使用。該高頻時鐘域被異步橋(asynchronous bridges)與設備的余下部分隔離。

以下是?ARM CorePac 的塊圖:



4.1 特性

該四核ARM?CorePac 的關鍵特性如下:

? 一個或多個?Cortex-A15 處理器,每個處理器包含:

-->?Cortex-A15 revision R2P4

-->?ARM 架構 version 7 ISA

--> 多議題,亂序執行超級標量式架構 (Multi-issue, out-of-order, superscalar pipeline)

--> L1/L2 指令與數據緩存,32KB,2路(2-way),128bit接口的16字線(16 word line with 128 bit interface)

--> 整合的4MB L2緩存,16路,與L1之間128bit接口的16字線,ECC/parity

-->?NEON 媒體協處理器(NEON?),可實現先進SIMDv2媒體處理架構和VFPv4向量浮點架構

--> 外部接口使用配置為128-bit數據帶寬的AXI協議

-->
系統跟蹤宏(STM)用于非侵入式的調試(non-invasive debugging)

-->?實現ARMv7的調試,運用檢測點(watchpoint)和斷點寄存器、與CoreSight?調試系統連接的APB總線從屬接口

? 中斷控制器

--> 支持高達480中斷請求

? 仿真/調試

--> 與CoreSight? 架構兼容

4.2 系統整合

ARM CorePac 整合了以下子模塊。

??Cortex?-A15 處理器:提供高速處理能力,包括移動多媒體加速的NEON?技術。Cortex?-A15 與其余的ARM CorePac 通過具有AXI2VBUSM總線橋的AXI總線通信,并從ARM CorePac的中斷控制器接受中斷請求。

? 中斷控制器:處理ARM CorePac 之外模塊的中斷請求。(詳見 "ARMInterrupt Controller")。

? 時鐘分頻器:為ARM CorePac 內部模塊提供所需時鐘分頻,時鐘輸入來自主鎖相環(Main PLL)。

??

七星彩走势图2元网官网